Examen Final P1 *(13 de Junio del 2024)* IC - 23-23-Q2

Apellidos y nombre: ..... Grupo:.....

Examen Final (1ª parte)

- Duración del examen: 2 hora y 30 minutos.
- La solución se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en el Racó de la FIB y en Atenea mañana.
- La revisión será el **19** de **Junio** a las **11:00** en el aula **C6-E101** Las notas definitivas se publicarán en el Racó de la FIB al día siguiente.


Ejercicio 1 *(0,4 puntos)*

Cada fila de la tabla tiene 3 columnas con: el vector de 8 bits X escrito en hexadecimal, el valor que representa X interpretado como un número natural codificado en binario (X_u) y el valor que representa X interpretado como un número entero codificado en complemento a dos (X_s). Completa las casillas que faltan. (Corrección: -0,2 por cada fila incorrecta)

X (hexa)	X_u	X_s
0xF4	244	-12
0x12	18	18

Ejercicio 2 *(0,8 puntos)*


Dado el siguiente circuito combinacional, los valores de los vectores de 4 bits de entrada X e Y, rellenad la tabla indicando el valor de las señales de salida a, b, c, d y e, el valor del vector de 4 bits de la salida W para cada combinación de valores de entrada (cada fila de la tabla). No os descuidéis de la señal de entrada carry del sumador. (Corrección: -0,15 por cada columna incorrecta)




X	Y	a	b	c	d	e	W
1000	0001	1	1	0	0	1	0111
1111	0011	1	0	0	0	0	1100

Ejercicio 3 *(0,8 puntos)*

Tenemos el siguiente circuito. Sabiendo que el valor inicial de los biestables es q1=0 i q0=0, completa el grafo de estados del circuito (no olvidéis la leyenda, ni marcar el estado inicial). (Corrección: 0 si no hay leyenda. -0,2 por cada estado incorrecto. Un estado es incorrecto si la salida o cualquiera las aristas que salen de él son incorrectas.)




Ejercicio 4 *(1,2 puntos)*
Queremos implementar un circuito que activa la salida (w) a 1 siempre que detecte que han llegado dos o más 0s o dos o mas 1s seguidos por la entrada (x). La señal debe continuar activa mientras se cumpla la condición. En caso contrario pasa a valer 0 hasta que se vuelvan a detectar dos 1s o dos 0s seguidos. Completad el grafo del circuito (no olvidéis la leyenda). (Corrección: 0 si no hay leyenda. -0,4 por cada estado incorrecto. Un estado es incorrecto si la salida o cualquiera las aristas que salen de él son incorrectas)



Ejercicio 5 *(0,5 puntos)*
Dada la tabla de verdad correspondiente a una función que calcula w, responde a las siguientes preguntas.

a) Dibujad el mapa de Karnaugh marcando claramente las agrupaciones de unos adecuadas para obtener la expresión mínima en suma de productos de la función w. Escribid la expresión mínima en suma de productos de w.*(0.3puntos)* (Corrección: +0.2 el mapa correcto, +0.1 si las agrupaciones son correctas, pero no mínimas, y +0.1 si la expresión es correcta, siempre que el mapa esté bien)



w = y + !xz

x	*y*	*z*	*w*
0	*0*	*0*	***0***
0	*0*	*1*	***1***
0	*1*	*0*	***1***
0	*1*	*1*	***x***
1	*0*	*0*	***x***
1	*0*	*1*	***0***
1	*1*	*0*	***1***
1	*1*	*1*	***1***


b) Si implementamos **directamente** la expresión (**sin optimizar**) en suma de minterms de la función w considerando las x como 0, ¿Cuántas puertas And y OR y con cuantas entradas hacen falta? *(0.1 puntos)* (Corrección: 0.1, binario)


4 ANDs de 3 entradas y 1 OR de 4 entradas

c) Si implementamos la función w con una ROM. ¿Cuántas palabras y cuántos bits por palabra tiene la ROM? *(0.1 puntos)* (Corrección: 0.1, binario)


8 palabras de 1 bit


Ejercicio 6 *(1 puntos)*
Completad el siguiente cronograma de las señales del esquema lógico considerando que los tiempos de propagación son: Tp(Not)=10u.t., Tp(Mx)=30u.t., Tp(biestable)=40u.t. (Corrección: -0.4 por cada señal incorrecta)





Ejercicio 7 *(0,6 puntos)*
Si se quiere implementar el grafo de estados siguiente con un circuito secuencial y una sola ROM tal y como se muestra en la figura.





Indicad, en hexadecimal, el contenido de las siguientes direcciones de la ROM. (Corrección: -0.2 por cada contenido incorrecto)

ROM[0x0]= 0x08	ROM[0x5]= 0x03	ROM[0xE]= 0x1D


Ejercicio 8 *(0,6 puntos)*
Completa la siguiente tabla ensamblando las instrucciones en ensamblador SISA o desensamblando las instrucciones en lenguaje máquina según sea necesario. Indica poniendo NA en la casilla aquellos casos en los que la instrucción no corresponda al lenguaje SISA. (Corrección: -0.2 por cada casilla incorrecta)

Lenguaje máquina SISA	Lenguaje ensamblador SISA
0x36BF	LD R2, -1(R3)
0x71C6	JARL R7, R0
0xA80A	IN R4, 0xA

Ejercicio 9 *(2 puntoS)*

Queremos implementar un PPE que controla el marcador de un partido de baloncesto que funciona de la siguiente forma.


- Tiene una señal, de un bit, "if" que se pone a 1 cuando se inicia el partido y de nuevo a 1 cuando finaliza el partido.
- Tiene dos señales "l" y "v" las dos de un bit, que se ponen a 1 cuando puntúa el equipo local o el visitante respectivamente. En el siguiente ciclo a que se active cualquiera de estas dos señales, llega por el bus PUNTOS los puntos obtenidos (puede valer 1, 2 ó 3 dependiendo del tipo de tiro realizado)
- Cuando finaliza el partido (al ciclo siguiente en que "if" vale 1) se mostrará la puntuación del equipo local y en el siguiente ciclo el del visitante por el bus RESULT. En el caso en que se activen a 1 "if" y local o visitante en el mismo ciclo, "if" tendrá prioridad.



Os pedimos que completéis el grafo de la UC que implemente este circuito utilizando la siguiente UP. No olvidéis completar la leyenda.

Nota: Notas: Las acciones en un partido de baloncesto se realizan en unidades de segundos y el ciclo de vuestro reloj estará en el orden de nano segundos. Sólo tenéis que tener en cuenta los casos que físicamente tengan sentido. Por ejemplo, no se pueden anotar en dos ciclos consecutivos (no se puede encestar dos veces en pocos nanosegundos), las señales l y v nunca se activarán simultáneamente." i ", o la señal if nunca se activará durante el ciclo en que se muestra el resultado local. (Corrección: 0 si no hay leyenda. -0,4 por cada estado incorrecto. Un estado es incorrecto si la salida o cualquiera las aristas que salen de él son incorrectas)

	Mxl	Mxv	Ldl	Ldv	Mxr
S0	1	1	1	1	x
S1	x	x	0	0	x
S2	0	x	1	0	x
S3	x	0	0	1	x
S4	x	x	x	0	1
S5	x	x	x	x	0



Ejercicio 10 *(0,6 puntos)*

Calcula el camino crítico (si hay más de uno, basta con uno) y el tiempo mínimo de ciclo del circuito del Ejercicio 9 suponiendo que la UC se ha implementado con una ROM y un multiplexor de buses. Asume los siguientes tiempos de propagación: Tp(ADD)=660u.t., Tp(MUX)=50 u.t. (cualquier multiplexor de cualquier medida), Tp(Reg)=100 u.t., Tp(ROM)=60 u.t., todas las entradas necesitan 100u.t. para estabilizarse y las salidas deben estar 50u.t. estables antes del final del ciclo. (Corrección: 0,4 el camino crítico (binario), 0.2 tiempo de ciclo si el camino es correcto)

Caminos críticos: Reg L – ADD – Mux – Mux (dentro del registro), Reg V – ADD – Mux – Mux (dentro del registro)

PUNTOS – ADD – Mux – Mux (dentro del registro)

Tiempo mínimo de ciclo: 100 u.t. + 660 u.t. + 50 u.t. + 50 u.t. = 860 u.t.

Ejercicio 11 *(1,5 puntos)*

Completad el fragmento de grafo de estados de la UC de propósito específico para que junto con la UPG formen un procesador que realice la funcionalidad descrita mediante el siguiente código en C (el código no tiene que hacer algo útil). Indicad los arcos que faltan, las etiquetas de los arcos (z, !z, o nada) y completad las casillas de cada palabra de control que se especifica con mnemotécnicos a la derecha de cada nodo del grafo. Todos los valores se representarán como naturales. Podéis utilizar los registros que queras para los valores temporales.

(-0,3 por cada estado con errores.
Un error puede estar en la salida o en cualquiera
de las aristas que salen del nodo. Errores en I y U sólo se cuentan la primera vez.)

```
For (i=0; i<10; i=i +1) do
   R0 = R0+R2
   If (R0>128) {
      R0 = R0 / 4
   } else {
      R0 = R0 * 9
   }
}
R0 = AND (R0, 0x1)
```

